7nm EUV工藝強力 AMD Zen3架構處理器L3緩存或翻倍到64MB

訪問購買頁面: AMD旗艦店 目前還沒有官方的明確說法,比較靠譜的爆料稱Zen3架構的IPC性能會提升8%,核心頻率增加200MHz左右,即便不超過5GHz也是無限接近了。 Zen 2處理器已經實現了桌面最多16核32線程的設計,預計Zen3處理器的核心數不會變動了,緩存架構會是改進的重點,此前AMD官方表示不同於Zen 2每組CCX共享16MB三緩,Zen 3為全核提供32MB共享三緩。 不過最新洩露稱,AMD不僅是改變L3緩存的結構,還會進一步增加L3緩存的容量,達到48MB甚至64MB的水平,比現在的Zen2增加了50-100%。 增加L3緩存有助於解決AMD的CCX架構設計的延遲問題,這樣更多的數據可以存儲在L3緩存內,減少對DRAM內存的調用,畢竟分離式的IO核心天然上的延遲就比原生核心要高,AMD只能用這樣的方式盡可能降低延遲。 當然,AMD能夠做到L3緩存增加一半或者一半的前提也跟新的工藝有關,因為7nm EUV工藝在現有7nm基礎上進一步增加了晶體管密度,這給L3緩存增加奠定了基礎。 根據TMSC的說法,7nm+EUV工藝相比7nm工藝提升了10%的性能,能效提升15%,晶體管密度提升20%,這個提升水平並不是全新一代工藝的水平,就是改良優化版。 .

7nm Zen2超頻潛力一圖看 12核銳龍上4.2GHz僅為6%

訪問購買頁面: AMD旗艦店 憑藉全新工藝及架構,銳龍3000系列處理器在單核、多核性能上都有明顯進步,不過在超頻上相比上代銳龍並沒有實質性改善,全核心上到4.1到4.2GHz就很難突破了,相比默認性能提升並不大。 對於這個問題,AMD之前也解釋過為什麼玩家超頻時時潛力不大的問題,AMD技術營銷經理Rober Hallock解釋說,AMD在銳龍3000上的一個重要目標就是最大限度地提升處理器性能,為此他們設計了能夠自動提升矽芯片最高性能的算法如Precision Boost 2,而不是讓用戶自己折騰或者冒著失去保修的風險。 對普通用戶來說,並不建議折騰銳龍3000處理器超頻了,對那些不死心的高玩來說,專賣預超頻處理器的Silicon Lottery公司日前公佈了銳龍3000處理器的超頻情況,統計了各種超頻頻率(具體是AVX2指令下穩定頻率)的可能性,TH網站匯總結果如下: 對12核的銳龍9 3900X處理器來說,1.2V電壓下全核4GHz是沒有難度的,100%都可以,再往上就變難了,4.1GHz 1.225V電壓下也只有68%的可能,上到4.15GHz就只有35%的機率,而達到4.2GHz就只有6%的可能了,非常看臉。 8核的銳龍7 3800X處理器中,上4.2GHzz可能性是100%,不過電壓1.275V了,達到4.3GHz需要1.3V電壓,而且也只有20%的可能性,依然比較看臉。 銳龍7 3700X就更差了,4.05GHz倒是100%可能,但是上限只有4.15GHz,電壓已經達到了1.262V,但是機率也只有21%。 由此看來,雖然銳龍7 3700X跟3800X規格差不多,但是二者的超頻體質顯然是不同的,3800X賣得更貴也是有原因的。 Silicon Lottery並沒有公佈他們統計了多少處理器,所以這個結果也只是參考,如果運氣好碰到了大雕處理器,銳龍9 3900X突破4.2GHz或者更高頻率也不是不可能。 .

AMD 7nm Zen2架構詳解:從優秀到卓越

訪問購買頁面: AMD旗艦店 基於7nm工藝打造的第三代銳龍,相信很多人都很感興趣它頻率、核心、性能都大幅提升的背後,是有哪些架構的革新與調整,今天就拿著AMD官方的PPT,給大家深入淺出地講一講吧—— 本文內容較長、而且涉及的專業名詞、術語比較多,閱讀也有一定的門檻,但我已經盡可能從簡地解釋了,對於喜歡DIY、感興趣半導體技術的粉絲們,不妨找個安靜的地方,好好地看一看,應該多少都能有點收穫的。 在過去的幾年中,AMD一直在研發更高性能更高能效的Zen架構,所以才有2017年銳龍處理器問世時AMD震驚世人的52% IPC性能提升,這種架構級別的提升比起大家調侃的Intel式擠牙膏升級實在太猛了,從性能到能效都是質的變化。 從這點上來說,兩年前的第一代銳龍1000系列可以說一鳴驚人,讓落後多年的AMD拿到了高性能CPU市場的新門票,從此這個市場不再是Intel的獨角戲,DIY玩家期待的雙雄爭霸局面回來了,CPU市場格局變了,Intel在這兩年中接連從4核升級到6核再到8核,不再擠牙膏升級了,這點上確實是AMD的功勞。 不過現在的兩代銳龍處理器還是有一點嚴重不足的——單核性能不足,導致AMD一些遊戲及專業應用的性能不如Intel。 從一代銳龍到二代銳龍,AMD將CPU架構從14nm Zen改進到了12nm Zen+,但這依然是小修小補,縮短了與Intel的單核差距,但沒有質變,在那樣的工藝及架構下已經挖掘不出更高頻率的潛力了。 管理學中有個著名的說法——從優秀到卓越,這句話用來形容現在的AMD再合適不過了,14/12nm公司的銳龍處理器是優秀的處理器,但還有一些槽點沒能解決,而現在的7nmm Zen 2架構目標是卓越,AMD從追趕者變成領導者的任務就要靠它了。 此前AMD在CPU路線圖中對Zen 2架構的概述就是多維度增強Zen架構,從官方定性來看我們可以把Zen 2當作深度改進版的Zen——基本的CPU結構變化不大,但工藝、封裝、單核及多核上全面改進。 AMD官方對Zen 2架構的優勢主要集中在三方面——性能、工藝及並行,我們的介紹也主要圍繞這三部分進行。 第三代銳龍用上7nm工藝:AMD CPU史上首次全面領先Intel 對CPU這種極其先進的邏輯芯片來說,任何重要的進步都離不開製程工藝的升級,14/12nm銳龍上的一些缺點,比如CPU單核頻率還不夠高等,AMD也不是不清楚,但他們也沒辦法了,GF的14/12nm工藝決定了上限了,不是想提頻就提頻的。 好在現在AMD上了7nm,而且代工廠從GF換到了台積電,說起來這件事也有很多波折,去年8月初GF黯然宣布無限期停止7nm及以下工藝的研發、生產,原本是準備GF、台積電兩條腿走路的AMD無奈之下決定將CPU及GPU的7nm訂單全部交給台積電。 對AMD來說,從原來的兩家代工廠變成一家代工廠,實際上風險更大了,而且台積電之前沒有過製造高性能X86處理器的經驗,不過最終來看台積電財大氣粗,在工藝成熟度上比GF要好得多,AMD的7nm CPU及GPU最終還是順利量產了。 此外,AMD的銳龍3000系列處理器使用的7nm工藝跟台積電為華為、蘋果代工移動處理器的工藝也不同,是7nm HPC工藝,專為高性能IP核心優化的,只不過AMD及TSMC對7nm HPC工藝的公開介紹並不多。 從AMD公開的數據來看,7nm工藝帶來了明顯的計算效率,包括2倍的晶體管密度、功耗降低50%(同性能下),性能提升了25%(同功耗下)。 考慮到AMD這是跟14nm工藝對比的,密度、功耗的變化還不錯,但25%的性能提升並不讓人滿意,這也可以看出摩爾定律到了10nm節點之後芯片性能的提升不那麼容易了 只要提起處理器工藝,Intel也是無論如何繞不過去的。公平地說,Intel的10nm工藝技術上並不落伍,晶體管密度等方面相比台積電的7nm工藝甚至還有些優勢。在這個問題上,即便是AMD自己都是很清醒的,他們也只是表態7nm工藝追上了與友商的差距。 當然,綜合來看,AMD在7nm節點上還是領先的,即便技術上與Intel的10nm不相上下,但是時間進度上AMD贏了,Intel的10nm處理器首發於移動版十代酷睿處理器Ice Lake上,高性能的桌面版、服務器版要等到明年,而AMD現在就開始出貨7nm工藝的高性能桌面版處理器了,64核的EYPC羅馬處理器也會下半年出貨。 正是因為這一點,此前有華爾街分析師稱讚AMD在7nm 銳龍3000處理器上打了一個翻身仗,這是十多年來AMD首次在工藝及性能上首次全面超越Intel,絕對是歷史性時刻。 第三代銳龍的Chiplets設計:CPU/IO核心分離 解決延遲成關鍵 儘管AMD成功地在銳龍3000處理器上使用了7nm工藝,但是說它是7nm芯片也有點不准確,實際上銳龍3000是7nm混合12nm工藝,這跟它的模塊化設計有關。 在7nm節點,設計一款芯片的費用高達3億美元,對AMD來說成本也是非常高的,這就需要廠商採用更好的方式來確保芯片的良率,芯片越大良率就越低,芯片越小良率就有可能越高。 在Zen 2架構處理器上,AMD就使用了Chiplets小芯片的設計思路,​​通過模塊化來組合不同核心的處理器。 Chiplets設計不同於以往的膠水封裝,本質上是把不同工藝、不同架構的芯片電路按需搭配,比單純的膠水封裝要高明,也要復雜。 在去年推出的第一款Zen 2架構的處理器——EPYC羅馬上,AMD就率先應用了這種設計方式,8組CPU核心、1組IO核心堆出了64核處理器。在銳龍3000上,桌面版不需要這麼多核心,使用的2組CPU核心層、1組IO核心,最多16核32線程。 具體來說,就是圖中上面2組CPU核心是7nm工藝製造,因為CPU核心對性能要求高,對功耗也敏感,提升工藝對CPU核心來說大有裨益,好鋼要用在刀刃上。 下面的IO核心整合了內存控制器、PCIe控制器等IO單元,這部分電路對性能、功耗要求沒那麼高,而且IO單元並不容易隨著工藝微縮,所以使用的是相對低端的工藝——之前說是14nm,不過銳龍3000上的IO核心是改良版的12nm工藝。 AMD在Zen2上採用這樣的設計無疑是很聰明的做法,配置也非常靈活,提升CPU核心數量就堆CPU模塊即可,所以銳龍處理器可以從之前的8核16線程輕鬆變成16核32線程。此外,AMD這樣做也需要生產小核心,提高了良率,降低了成本,而且IO核心使用的還是更成熟的12nm工藝,進一步削減了成本。 當然,有得必有失,Chiplets設計的好處多多,但缺點也明顯,那就是如何處理好核間的連接,特別是內存主控分離出來之後,內存的延遲理論上要增加,肯定是不如原生多核的,AMD怎麼解決這個問題的呢? 首先是改進Infinity Fabric總線(簡稱IF),IF總線是Zen架構上的基礎技術之一,它連接了Zen架構中的CCX模塊,現在也用於鏈接不同的CPU、IO核心模塊。 … Read more